歡迎訪問成都黄瓜视频app下载官方污科技有限公司!黄瓜视频app下载官方污給您提供優質服務!
文章詳細 當前位置:黄瓜视频app下载官方污 > 電子知識
多通道頻率合成器應用得益於精密頻率合成技術
來源:黄瓜视频app下载官方污科技   發布時間:2012-08-26  瀏覽數:2241    【收藏本頁】

直接數字頻率合成(DDS)在過去十年受到了頻率合成器設計工程師極大的歡迎。首先被認為是一種具有低相位噪聲和優良雜散性能的靈活的頻率源,基於DDS的頻率合成器在許多應用中能比基於鎖相環(PLL)頻率合成器有顯著的優勢。這些優勢包括亞赫茲頻率控製分辨率,相位失調和輸出幅度控製,以及無需基於PLL頻率合成器設計所需要的外部元件。另外,作為一個基於數字的波形發生器,其頻率、相位和幅度的改變可以通過一個簡單的可編程端口來實現。這種能力允許DDS技術用於多種民用和軍事應用中,包括那些要求複雜的多通道同步的應用,例如,雷達、聲光濾波和基帶上變頻。

  隨著美國模擬器件公司(ADI)的AD9959 四通道10 bit 500MHz DDS和AD9958雙通道10 bit 500MHz DDS產品的推出,多通道同步設計得到了很大的改善。AD9959在一顆芯片上集成了四個完整的DDS通道*,它為頻率合成器設計工程師需要四個通道的應用提供一個單片解決方案。除了單片AD9959具有四個獨立的DDS通道之外,通過使用特別適合於自動同步多片AD9959的專用引腳有助於同步多片 AD9959。這可以很容易地實現多個通道的同步。AD9958是與AD9959 具有相同特性和性能指標的雙通道器件。(* 一個完整的DDS通道由數字波形發生器、數模轉換器(DAC)和專用控製邏輯電路組成。如果不能展示框圖,應當給出定義。)


 

  利用正交信號的單邊帶上變頻

  盡管DDS技術能提供優良的頻率和相位控製特性,但為了在甚高頻(UHF)或微波頻段利用這些特性,還需要上變頻。通常采用多種上變頻方法。其中一種方法是利用PLL反饋環路中的DDS進行上變頻(見圖1),這種方法雖受一些限製,但通過一種采用兩個正交的DDS 通道來抑製邊帶能量的設計配置(見圖2)能夠突破這些限製。


  在圖1的電路設計中,DDS的許多優勢受到PLL的限製。例如,DDS的快速跳頻能力受到PLL的鎖定時間的限製。另外,在PLL的環路帶寬內,來自DDS的任何雜散或相位噪聲都被放大並且傳遞到PLL輸出。由於這些原因,這種體係結構通常被限製在產生單音或以較低帶寬傳輸工作的係統。

  使用一個混頻器級對兩個DDS正交通道實現的單邊帶上變頻的設計體係結構(圖2)是一個優秀的案例,其中的兩個DDS通道具有獨立的相位和幅度控製,所以非常適合以較高數據速率工作的係統。利用這種方法,保持了快速跳頻,從而允許更快的數據速率傳輸。使用混頻器實現上變頻信號的主要擔心冗餘邊帶的產生,因為它給濾波器設計帶來困難或不能濾波。通過使用DDS發送正交信號到一個模擬正交混頻器的同相(I)和正交(Q)輸入端,可顯著衰減冗餘的邊帶,這樣將濾波器的設計要求降至最小。

  AD9959/58提供每個通道的頻率、相位和幅度都獨立地控製。這種靈活性可用於校正正交信號之間由於模擬信號處理〔例如,濾波、放大或印製電路板(PCB)布線相關的不匹配〕造成的不平衡。由於所有通道共享一個公共的係統時鍾,它們具有固有的同步性,從而無需以前的同步多個器件的設計要求。另外,利用單芯片解決方案,從根本上消除了存在於兩個分立器件之間的溫度效應。


  實驗室結果表明,AD9959/58器件能夠實現優於-60 dBc的冗餘邊帶抑製能力。圖3中的兩條曲線圖示出一個25 MHz 單音信號上變頻到975 MHz的結果。當采用來自AD9959的兩個正交信號時,對上邊帶的抑製效果如曲線(b)所示。圖4示出頻移鍵控(FSK)編碼數據的結果,其中曲線(a)沒有采用來自AD9959的正交信號,而曲線(b)采用了。應當注意的是,當使用模擬正交混頻器結構時,可能會產生本振頻率的饋通。在圖3和圖4中沒有表示出將饋通減至最小的實驗結果。


 

  多通道DDS雷達中的應用

  早期的雷達係統傳統上完全由模擬電路組成。近來,雷達設計工程師已經采用既減少成本而又增加係統功能的數字技術。DDS技術現在常見於雷達係統設計中。DDS最吸引雷達係統設計工程師的特性是精密頻率控製、相位失調控製和線性調頻能力。通常包含DDS器件的兩種基本類型的雷達是脈衝雷達和調頻連續波(FMCW)雷達。最近的研究結果表明,許多雷達係統使用多個 DDS通道,這些通道要求彼此同步。這種同步的要求也包括對每個DDS器件提供適當的時鍾分配。

  在一些脈衝雷達中,發射元件(天線)的數量可從幾個到上百個或更多。天線製作成一個陣列形式,習慣用電子的方式控製發射的雷達射束。這種天線被稱為“相陣雷達”。對於陣列中每個單個的天線,都分配一個DDS 通道,並且其相位的調整是射束控製的機製。在任何情況下的射束控製都使所有DDS通道以相同的輸出頻率工作,因此利用相位偏移特性完成射束控製任務。

  FMCW雷達使用相陣天線比脈衝雷達更為困難。在這種配置中,射束很難控製,因為當發出線性調頻信號時要求不斷地改變相位差。要克服這種困難,必須在線性調頻期間對每個FMCW 信號進行相位調整。為作到這一點,需要提供一個匹配的等待時間開關以便允許頻率、相位和變化幅度同時發生變化。在前麵的DDS設計中,當這些參數同時變化時不能在DAC的輸出端同時顯現,是由於其內部波形發生器的管道級延遲效應。


  圖5示出一個管道匹配的DAC輸出和一個非管道匹配的DAC輸出之間的差別,其中頻率和幅度相差一半並且相位變化180°。曲線(a)清楚地示出幅度在相位之前變化,頻率在相位之後變化。在曲線(b)中,管道匹配開關允許DAC輸出,同時改變頻率、相位和幅度。應當注意:為了更好地示出等待時間匹配的影響,曲線顯示的是未經濾波的DAC輸出,這就是為什麽其輸出呈現“階梯”狀的原因。
 

  同步多個AD9959/58器件

  最近研究結果表明,50%以上的所有基於DDS的設計采用了多通道,並且幾乎75%的多通道係統都要求通道之間同步。另外,幾乎15%的多通道係統都需要四個以上的通道。為了支持這些需要四個以上通道的係統,AD9959/58產品包含了能夠使多個AD9959/58器件相互之間自動同步的電路。

  當所有器件內部時鍾發生狀態機的狀態都相同時,就認為多個器件是同步的,從而使每個器件的SYNC-CLK輸出引腳都產生相同的相位。多個器件同步可通過將主器件的SYNC-OUT輸出引腳簡單地連接到從器件的SYNC-IN輸入引腳來實現。通過串行端口設置bit位,可將器件配置為主器件和從器件。


  圖6示出一種用於同步多個AD9959/58器件的典型配置。

  參看圖6,來自主器件的同步脈衝發送到 AD9959/58芯片外的“同步延遲平衡”電路,目的是將這個脈衝同時分配到從器件的SYNC-IN引腳。從器件從主器件采樣同步脈衝並且將時鍾發生狀態機的當前狀態和一個 “期望”值作比較。如果從器件的時鍾發生狀態機與期望值比較的結果正確,那麽從器件就是同步的。如果從器件的時鍾發生狀態機和期望值不同,那麽從器件就將時鍾發生狀態機延遲一個係統時鍾周期。隻要器件配置為同步,這個采樣、比較、執行的過程就會連續進行。那就是說,如果從器件由於基準時鍾輸入暫時不穩定而不同步,一旦基準時鍾達到穩定,從器件會自動重新與主器件同步。

  敏銳的讀者可能會考慮到,在高係統時鍾速率條件下,很難在一個係統時鍾周期內將同步脈衝從主器件傳送到從器件。為了便於在高速率下同步,允許用戶設置從器件,以期望在主器件產生同步脈衝後延後1~16個係統時鍾周期。這可以通過串行接口以增量方式對從器件進行設置實現的,即設置期望產生的外部傳播延遲的周期數。這種特性的另一個好處是每個從器件可設置不同的 “期望狀態”,它允許在同步脈衝分配電路中有較大的容許誤差。

  除了自動同步方式以外,AD9959/58還提供手動同步方式,直接由用戶控製。硬件和軟件手動同步方式都可提供。硬件手動同步方式允許用戶將器件時鍾發生狀態機對於在SYNC-IN引腳上檢測到的每個上升沿(邏輯值 1)延遲一個係統時鍾周期。在軟件手動方式中,可通過串口寫入一個專門的控製位(bit),使該器件時鍾發生狀態機延遲一個係統時鍾周期。在單個係統時鍾周期步長中,時鍾發生狀態機延遲一個係統時鍾周期具有改變係統時鍾和SYNC-CLK輸出信號之間相位關係的作用。
 

  通道之間的隔離性能

  多通道係統的一個關鍵指標是通道之間的隔離。沒有正確的隔離,交流(AC)性能會顯著變差,負麵地影響性能。圖7示出AD9959典型通道隔離性能的實驗室結果。在四個通道上進行測量,其中一個通道產生110.3 MHz 固定頻率,而其它三個通道在25 MHz~200 MHz頻率範圍內掃描。在110.3 MHz頻率下的通道具有的功率電平與泄漏到其它通道的功率電平之差就是通道之間的隔離度。對於所有可能的情況,記錄下優於-65dBc的測量結果。兩通道 AD9958器件在相同測試條件下其通道隔離度提高-6dBc。

 

  其它特性

  盡管本文集中於AD9959/58的多通道能力,但是重要的是應該注意到以前 ADI公司DDS 產品的許多典型特性在AD9959/58中已經包含或得到提高。例如,通過用於頻率、相位和幅度值的四個數據引腳和存儲單元,AD9959/58產品支持 2,4,8或16級FSK,PSK或ASK調製。雷達應用可利用該器件以可設置的速率和步長線性地掃描頻率、相位或幅度的能力。芯片內還包括一個可編程的基準時鍾倍頻器,能接受10 MHz~125 MHz範圍內的單端或差分輸入,以便提供500 MHz 速率的最大係統時鍾。SPI兼容的串行可編程口工作頻率達到200 MHz。為了進一步提高編程速度,這個端口還可進行配置,以便每串行時鍾周期接受2 bit或4 bit 數據。最後,四個DAC都可設置以獲得獨有的滿量程電流。
 

  結論

  AD9959/58器件現在可大批量提供,采用小型的7 mm×7 mm 56引腳LFCSP封裝。其評估係統可通過一個USB端口連接到一台個人計算機(PC),為評估AD9959/58產品構成一個用戶友好的平台。該評估係統包括一塊硬件評估板和一個基於Windows的軟件包,它能夠使用戶能夠非常快速和準確地設置器件而無須串口協議或寄存器等級定義方麵的詳細知識。